Donaciones 15 de septiembre 2024 – 1 de octubre 2024
Acerca de la recaudación de fondos
buscar libros
libros
Donaciones:
17.3% alcanzado
Iniciar sesión
Iniciar sesión
los usuarios autorizados tienen acceso a:
recomendaciones personales
Bot de Telegram
historial de descargas
enviar a correo electrónico o Kindle
gestión de listas de libros
guardar en favoritos
Personal
Solicitudes de libros
Estudio
Z-Recommend
Listas de libros
Más populares
Categorías
Participación
Donar
Cargas
Litera Library
Donar libros en papel
Agregar libros en papel
Abrir LITERA Point
Búsqueda de palabras clave
Main
Búsqueda de palabras clave
search
1
Advanced ASIC Chip Synthesis using Synopsys
Kluwer
Bhatnagar
timing
layout
library
clock
synopsys
synthesis
analysis
tck
netlist
compiler
rtl
simulation
static
verification
active_design
command
technology
verilog
commands
routing
delays
directives
formal
vhdl
violations
constraints
gate
script
tools
primetime
attributes
setup
placement
scan
attribute
variables
designs
insertion
step
chip
designers
hdl
delay
optimization
output
addition
all_outputs
all_inputs
hierarchy
specified
Idioma:
english
Archivo:
PDF, 10.30 MB
Sus etiquetas:
0
/
0
english
2
FPGA设计 从电路到系统
北京:清华大学出版社
Pdg2Pic
,
蔡述庭,陈平,棠潮等编著
fpga
input
clk
verilog
hdl
output
module
endmodule
reset
signed
o_result
clock
mux8
rst_n
out_seq
next_state
i_b
posedge
altera
i_add_sub
xilinx
mealy
i_a
in_seq
initial
latch
moore
synplify
assign
bes
soc
add_sub
i_rst_n
iit
parameter
rea
synopsys
enable
get_clocks
library
setup
all_inputs
brr
cirq
clb
nios
cyclone
datawidth
dsp
fea
Año:
2014
Idioma:
Chinese
Archivo:
PDF, 62.98 MB
Sus etiquetas:
0
/
0
Chinese, 2014
1
Sigue
este link
o encuentra al bot "@BotFather" en Telegram
2
Envía el comando /newbot
3
Indica un nombre para tu bot
4
Indica un nombre de usuario para el bot
5
Copia el último mensaje de BotFather e insértalo aquí
×
×